集成电路搞产业投资，牵涉到的政策和资金都不是一家之事。

上午和下午连续两场会议基本敲定了推动的意愿。

仅在傍晚，方卓和江上洲又被通知第二天继续组团跟着到各部门开会，而在晚餐过后，方卓又接到大秘的询问电话，确认后续数天的行程安排。

方卓和长三角商协会有个访欧经贸活动安排，这个是已经提前打过招呼的，电话里就在考虑不要耽误了另外的事情。

不过，他在来京之前就确定将会在30号率队飞往欧洲，开启为期两周的交流活动，时间上尽量避开欧洲圣诞节的假期。

晚上无会，方卓和一众人算是心情稍微放松一些的讨论具有建设性的建议。

可是，讨论到一半，江上洲注意到刚刚接了电话的方总脸色有点微妙。

“怎么？”江上洲询问。

“好像是有人闻着味来的想交朋友。”方卓一边这么说，一边拿起外套。

江上洲皱眉道：“我和你一起去？有的话我说比较好。”

“被我婉拒了。”方卓笑道，“我说我晚上有会，人家也没说什么。”

江上洲颔首，领导虽然没安排会，但方总找上门总是没问题的。

方卓走了两步，向邱慈云要了份冰芯“45纳米级大规模集成电路大生产关键技术研究”的材料，又对江上洲笑道：“我换个部门，去找发改的领导聊聊我们的进展。”

相较于跑政策要资金，没准这个还更受领导欢迎。

按照内部规划，冰芯明年第三季度会尝试45nm的风险量产，如果一切顺利，年底或许能实现这一制程的量产，目前已经与大客户在进行相关合作。

从工艺演进上来说，缩小栅极宽度一直是突破制程的方法，这一点在65nm-45nm的研发上也相对顺遂，梁孟淞06年离开台记的时候，台记已经试产出45nm芯片，具体经验仍然行之有效。

只是……

“我们在45nm工艺研发上打算采用低K电介质，这一点和世界主流厂商都是一致的，尤其，今年我们刚刚迎来梁孟淞博士的团队，很确定台记在45和40都是这一做法。”

“但是45/40nm以后就需要引进高K电介质材料了。”

“哦，领导们，这个低K/高K电介质是什么呢？”

“K就是介电常数，是表示绝缘能力特性的一个系数，一般这个常数大于3.9，我们就叫高K，小于就是低K，不过IBM把标准定在了2.8，业界也大多以2.8作为低k电介质的K值上限。”

“IBM现在虽说找到了高K电介质材料，但它没有在45nm产品上采用这一工艺，很可能会在下一代的32nm上引用。”

“说到这一点啊……”

方卓坐在发改的办公室里顿了顿，扫视努力睁大眼听自己阐述材料的领导们，叹了口气：“说到这一点，可能我就得再多说一说了。” 本章未完，请点击下一页继续阅读！ 第1页/共2页